1020230133489.pdf (1.2M)

폴리 최대 밀도 에러를 방지하기 위한 칩 레이아웃 자동 생성 장치가 개시된다. 칩 레이아웃이 미리 저장되는 칩 레이아웃 저장 모듈; 상기 칩 레이아웃 저장 모듈에 미리 저장된 칩 레이아웃을 표시하는 칩 레이아웃 표시 모듈; 상기 칩 레이아웃 사전 변경 모듈에서 사전적으로 변경된 칩 레이아웃을 시뮬레이션하는 칩 레이아웃 시뮬레이션 모듈; 상기 칩 레이아웃에 대한 디자인 룰이 미리 저장되는 디자인 룰 저장 모듈; 상기 칩 레이아웃 시뮬레이션 모듈의 시뮬레이션 결과에 기반하여 상기 디자인 룰 저장 모듈에 저장된 디자인 룰에 따라 디자인 룰 체크를 실행하는 DRC 실행 모듈; 상기 DRC 실행 모듈에서 디자인 룰 체크를 실행한 결과 이상이 없는 경우 해당 칩 레이아웃을 최종 출력하는 칩 레이아웃 최종 출력 모듈을 구성한다. 상술한 폴리 최대 밀도 에러를 방지하기 위한 칩 레이아웃 자동 생성 장치에 의하면, 칩 레이아웃의 디자인 룰 체크를 하기 전에 폴리 저항 영역의 각 저항 사이에 제1 액티브 탭을 배치하여 칩 레이아웃을 사전적으로 변경한 후 디자인 룰 체크를 하도록 구성됨으로써, 디자인 룰 체크를 실행했을 때 폴리 최대 밀도 에러가 발생하는 비율을 줄여 칩 레이아웃의 디버깅과 디자인 룰 체크를 반복하는 횟수와 시간을 현저히 줄일 수 있는 효과가 있다.​