1020230133422.pdf (652.9K)

소자 영역간 전압차에 따른 반도체 레이아웃 DRC 검증 장치 및 방법이 개시된다. 반도체 설계 레이아웃이 미리 저장되는 반도체 설계 레이아웃 저장 모듈; 상기 반도체 설계 레이아웃 저장 모듈에 저장된 반도체 설계 레이아 웃을 추출하는 반도체 설계 레이아웃 추출 모듈; 상기 반도체 설계 레이아웃 추출 모듈에서 추출된 반도체 설계 레이아웃을 출력하는 반도체 설계 레이아웃 출력 모듈; 상기 반도체 설계 레이아웃 출력 모듈에서 출력된 반도체 설계 레이아웃에서 소자 영역간 전압차 에러를 생성하는 소자 영역간 전압차 에러 생성 모듈; 상기 소자 영역간 전압차 에러 생성 모듈에서 생성된 소자 영역간 전압차 에러를 출력하는 소자 영역간 전압차 에러 출력 모듈을 구성한다. 상술한 소자 영역간 전압차에 따른 반도체 레이아웃 DRC 검증 장치 및 방법에 의하면, 소자 영역간 배선의 입출력 전압에 따라 소자 영역간 전압차 에러의 발생 여부를 판단하도록 구성됨으로써, 소자 자체의 동작 전압의 차이에만 의존하여 소자 영역간 전압차 에러를 판단하는 기존 방식의 DRC 검증에 비하여 DRC 검증에 따른 에러의 수를 현저하게 줄이고 정확도를 높일 수 있는 효과가 있다. 아울러, 추가적으로 실제 구동 전압에 따라 소자 영역간 전압차 에러를 판단하여 DRC 검증을 하도록 구성됨으로써, DRC 검증의 정확도를 더 높이고 DRC 검증 효율을 높일 수 있는 효과가 있다.