구분 |
특허 |
등록권자 |
위더맥스(주) |
출원번호 |
10-2023-0133501 |
출원일 |
20231006 |
등록번호 |
10-2686722 |
등록일 |
20240716 |
내용 |
메탈 레이어(metal layer)를 이용한 라우트 패턴(route pattern) 최적화 설계 장치 및 방법이 개시된다. 수정
된 반도체 설계 회로 상에 추가된 신규 네트를 자동으로 추출하는 신규 네트 자동 추출 모듈; 신규 네트 자동 추
출 모듈에서 자동으로 추출된 신규 네트와 연관된 신규 라우트 패턴을 자동 추출하는 신규 라우트 패턴 자동 추출 모듈; 반도체 설계 회로 수정 모듈에 의해 수정된 반도체 설계 회로의 회로 동작을 시뮬레이션하는 반도체 설
계 회로 동작 시뮬레이션 모듈; 신규 라우트 패턴 길이 측정 모듈에서 측정된 신규 라우트 패턴의 길이가 미리
설정된 기준 길이를 초과하거나, 맥스 트랜지션(max transition) 확인 모듈에서 확인된 신규 라우트 패턴의 트랜
지션의 수가 미리 설정된 맥스 트랜지션을 초과하거나, 반도체 설계 회로 동작 시뮬레이션 모듈의 회로 동작 시
뮬레이션 결과 에러가 발생하거나, 타이밍 딜레이(timing delay) 확인 모듈에서 확인된 타이밍 딜레이가 소정 기
준을 초과하여 발생하는 신규 라우트 패턴에 대해 반도체 설계 회로 라우트 패턴 자동 수정 제어 모듈의 제어에
따라 라우트 패턴을 자동으로 재설정하는 라우트 패턴 자동 재설정 모듈을 구성한다.
|