| 구분 |
특허 |
| 등록권자 |
주식회사 그래핀랩 |
| 출원번호 |
10-2023-0004192 |
| 출원일 |
20230111 |
| 등록번호 |
10-2610659 |
| 등록일 |
20231201 |
| 내용 |
개시된 본 발명의 개시된 본 발명의 바람직한 실시예에 의한 펠리클 제조 방법은, 웨이퍼 기판의 양면에 상부 및 하부 질화 실리콘 층을 형성하는 단계, 하부 질화 실리콘 층에 메탈 층을 형성하는 단계, 메탈 층 형성 단계후, 상부 질화 실리콘 층을 기설정된 두께로 에칭하는 단계, 질화 실리콘 층이 에칭된 후 메탈 층을 에칭하여 제거하는 단계, 상부 질화 실리콘 층에 그래핀 박막을 형성하는 단계, 하부 질화 실리콘 층에 패턴을 형성하는 단계, 형성된 패턴에 따라 하부 질화 실리콘 층을 에칭하는 단계, 및 패턴에 따라 에칭된 하부 질화 실리콘 층을 따라 웨이퍼 기판을 에칭하는 단계를 포함한다. 이로써, 종래 질화 실리콘 층을 100nm 이하의 두께로 증착하기 어려울 뿐만 아니라 설령 증착한다고 하여도 그 신뢰도를 담보할 수 없던 문제를 해결할 수 있을 뿐만 아니라 얇은 멤브레인 상태에서가 아니라 메탈 층이 형성된 즉, 안정된 상태에서 질화 실리콘 층을 5nm 두께 이하로 에칭할 수 있어 펠리클의 수율을 획기적으로 증가시킬 수 있게 된다.
|